PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-064181

(43)Date of publication of application: 28.02.2002

(51)Int.Cl.

H01L 27/04 H01L 21/822

(21)Application number: 2000-247763

(71)Applicant : FUJITSU LTD

(22)Date of filing:

17.08.2000

(72) Inventor : IDE SATOSHI


(72)Inventor: IDE SATOSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit where a crosstalk through a semiconductor substrate is reduced, resulting in shorter distance between circuit blocks, with no increase in a chip area and a cost.

SOLUTION: A substrate noise removing circuit 38 is provided which positively controls the electric potential of a semiconductor substrate so that leaking—of the noise of a power source or a ground of a first circuit block 34 into another second circuit block 32 is offset. Thus, a crosstalk through the semiconductor substrate is reduced, resulting in shorter distance between the circuit blocks, with no increase in chip area and cost.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-64181 (P2002-64181A)

(43)公開日 平成14年2月28日(2002.2.28)

(51) Int.Cl.7

識別記号

 \mathbf{F} I H01L 27/04

テーマコート*(参考) 5F038

H01L 27/04

21/822

審査請求 未請求 請求項の数5 OL (全 15 頁)

(21)出願番号

(22)出願日

特願2000-247763(P2000-247763)

平成12年8月17日(2000.8.17)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72) 発明者 井出 聡

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100070150

弁理士 伊東 忠彦

Fターム(参考) 5F038 AR30 AZ06 BB08 DF06 DF12


EZ20

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 本発明は、半導体基板を介したクロストーク を低減することができ、回路ブロック間の距離を大きく 取る必要がなく、チップ面積及びコストの増大を生じる ことのない半導体集積回路を提供することを目的とす る。

【解決手段】 雑音を発生する第1の回路ブロック34 のグランドまたは電源の雑音が、他の第2の回路ブロッ ク32に漏れ込むのを相殺するように半導体基板の電位 を能動的に制御する基板雑音除去回路38を有すること により、半導体基板を介したクロストークを低減するこ とができ、回路ブロック間の距離を大きく取る必要がな く、チップ面積及びコストの増大を生じることがない。



【特許請求の範囲】

【請求項1】 複数の回路ブロックを1つの半導体基板上に共通に形成した半導体集積回路において、

雑音を発生する第1の回路ブロックのグランドまたは電源の雑音が、他の第2の回路ブロックに漏れ込むのを相殺するように半導体基板の電位を能動的に制御する基板雑音除去回路を有することを特徴とする半導体集積回路。

【請求項2】 請求項1記載の半導体集積回路において、

前記基板雑音除去回路は、前記第2の回路ブロックから の基準電位に基づいて前記半導体基板の電位をフィード バック制御することを特徴とする半導体集積回路。

【請求項3】 請求項1記載の半導体集積回路において、

前記基板雑音除去回路は、前記第1の回路ブロックから の第1の基準電位と前記第2の回路ブロックからの第2 の基準電位との誤差に基づいて前記半導体基板の電位を フィードフォワード制御することを特徴とする半導体集 積回路。

【請求項4】 請求項3記載の半導体集積回路において、

前記基板雑音除去回路の出力を前記半導体基板に供給する結合度を制御する結合度制御回路を有することを特徴とする半導体集積回路。

【請求項5】 請求項1乃至4のいずれかに記載の半導 体集積回路において、

前記半導体基板は、高抵抗基板であることを特徴とする 半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 関し、アナログ回路とディジタル回路とが混在する半導 体集積回路に関する。

[0002]

【従来の技術】近年、システム・オン・チップを目指した半導体集積回路の高集積化が進む中、フロントエンドのアナログ回路も含めてディジタル回路に混載した高機能の半導体集積回路の開発が進んでいる。

【0003】図1は、従来のアナログ・デジタル混在の 半導体集積回路の一例の回路構成図を示す。同図中、半 導体集積回路10には、アナログ回路12とディジタル 回路14とが混載されている。このアナログ回路12と ディジタル回路14間には半導体基板による基板抵抗1 6が存在する。アナログ回路12, ディジタル回路14 は、パッケージやボンディングワイヤに相当するインダクタンス成分L1~L4を介して電源VDD及びグラン ドGNDに接続されている。

【0004】アナログ回路12は、微小な入力信号をデジタル信号に変換するフロントエンド部であり、例え

ば、光通信用ICおける光受信回路であったり、信号処理用ICにおけるアナログ/ディジタル変換回路に相当する。ディジタル回路は、アナログ回路からの供給される信号を処理して外部に出力する。図中、簡略化のため

2

にアナログ回路12とディジタル回路14の接続関係は 省略している。

【0005】図2(A)はディジタル回路14が端子17から出力する信号波形を示し、図2(B)はディジタル回路14の接地端子18の電圧波形を示す。また、図2(C)はアナログ回路12の入力信号波形を示し、図2(D)はアナログ回路の出力信号波形を示す。但し、アナログ回路12への影響を明確にするため、ディジタル回路14のみ動作し、端子19からアナログ回路12に信号を入力してはいない。ディジタル回路14が動作することにより、アナログ回路12へのクロストークが発生し、この結果、無入力であるにも関わらずアナログ

[0006]

回路12が雑音を発生している。

【発明が解決しようとする課題】図3はCMOS半導体 20 集積回路のデバイス構造を表す断面図、図4はその等価 回路図を示す。図3,図4において、図1と同一部分に は同一符号を付す。図3,図4において、ディジタル回 路14を構成するトランジスタ24のグランドGNDaと、アナログ回路12を構成するトランジスタ22のグランドGNDbは、P型半導体基板の基板抵抗16を介して接続されている。このようなP型半導体基板の結合により、ディジタル回路14で発生した電源またはグランドの雑音は基板抵抗16を介してアナログ回路12のグランドに漏れ込むことによりクロストークを発生す 30 る。

【0007】また、クロストークの原因となる電源またはグランドの雑音は、インダクタンスL1~L4が主要因であるため、高周波成分ほど増大する傾向にある。電源に関しては図3に示すN型ウエル23,25で絶縁されているものの、N型ウエル23,25とP型半導体基板間の接合容量(図4ではC1,C2で示す)が大きいため、クロストークで問題となる雑音の高周波成分に対しては、インピーダンスが低く絶縁性が低い。なお、C3~C6は入出力端子と電源またはグランド間の容量、或いは入出力端子の保護素子の寄生容量である。

【0008】こうしたクロストークは本来小さなものであるが、クロストークは高周波成分が大きいことから半導体集積回路の高速化に伴い問題が顕在化する。更に、微小な入力信号を扱うアナログ回路の高感度化のために利得の大きいアンプを用いる場合には、クロストークはアンプで増幅されて出力に現れるので無視できないものとなる。このように、アナログ回路とディジタル回路が混在する半導体集積回路においては、半導体基板を介したクロストークにより、ディジタル回路の雑音がアナログ回路に漏れ込み、アナログ回路の高速化及び高感度化

を阻害するという課題があった。

【0009】なお、こうした半導体基板を介したクロス トークはアナログ回路とディジタル回路間の距離を大き くとれば抑制することが可能であるが、この対策はチッ プ面積の増大を招き、コスト増大につながるという課題 があった。

【0010】本発明は、上記の点に鑑みなされたもので あり、半導体基板を介したクロストークを低減すること ができ、回路ブロック間の距離を大きく取る必要がな く、チップ面積及びコストの増大を生じることのない半 10 導体集積回路を提供することを目的とする。

[0011]

【課題を解決するための手段】請求項1に記載の発明 は、雑音を発生する第1の回路ブロックのグランドまた は電源の雑音が、他の第2の回路ブロックに漏れ込むの を相殺するように半導体基板の電位を能動的に制御する 基板雑音除去回路を有することにより、半導体基板を介 したクロストークを低減することができる。

【0012】請求項2に記載の発明では、基板雑音除去 いて前記半導体基板の電位をフィードバック制御するこ とにより、雑音を発生する第1の回路ブロックのグラン ドまたは電源の雑音が、他の第2の回路ブロックに漏れ 込むのを相殺するように半導体基板の電位を能動的に制 御することが可能となる。

【0013】請求項3に記載の発明は、基板雑音除去回 路は、前記第1の回路ブロックからの第1の基準電位と 前記第2の回路ブロックからの第2の基準電位との誤差 に基づいて前記半導体基板の電位をフィードフォワード 制御することにより、雑音を発生する第1の回路ブロッ クのグランドまたは電源の雑音が、他の第2の回路ブロ ックに漏れ込むのを相殺するように半導体基板の電位を 能動的に制御することが可能となる。

【0014】請求項4に記載の発明は、基板雑音除去回 路の出力を前記半導体基板に供給する結合度を制御する 結合度制御回路を有することにより、結合度の変化に対 応して結合度を能動的に制御してクロストークを低減す ることができる。

【0015】請求項5に記載の発明では、半導体基板 を、高抵抗基板とすることにより、更にクロストークを 低減することができる。

【0016】付記6に記載の発明では、結合度制御回路 は、温度センサを有し、前記温度センサの検出温度に応 じて前記結合度を制御することにより、温度変動による 結合度の変化に対応して結合度を能動的に制御できる。

【0017】付記7に記載の発明では、結合度制御回路 は、前記第2の回路ブロックの出力に含まれる雑音を検 出する雑音検出回路を有し、前記雑音検出回路の検出値 に応じて前記結合度を制御することにより、雑音によっ て結合度の変化を検出し、これに対応して結合度を能動 的に制御できる。

【0018】付記11に記載の発明では、第1の回路ブ ロックは、ディジタル回路であり、第2の回路ブロック は、アナログ回路であることにより、アナログ回路とデ ィジタル回路間の距離を大きく取る必要がなく、チップ 面積及びコストの増大が生じることがなく、容易にアナ ログ回路とディジタル回路が混在する半導体集積回路を 実現することができる。

4

[0019]

【発明の実施の形態】図5は、本発明のアナログ回路と ディジタル回路が混在する半導体集積回路の第1実施例 の回路構成図を示す。

【0020】同図中、半導体集積回路30には、アナロ グ回路32とディジタル回路34とが混載されている。 このアナログ回路32とディジタル回路34間には半導 体基板による基板抵抗36a, 36bが存在する。アナ ログ回路32の電源端子32a,接地端子32bは、パ ッケージやボンディングワイヤに相当するインダクタン ス成分L11, L12を介して電源VDD, グランドG 回路は、前記第2の回路ブロックからの基準電位に基づ 20 NDに接続されており、ディジタル回路34の電源端子 34a,接地端子34bは、パッケージやボンディング ワイヤに相当するインダクタンス成分L13、L14を 介して電源VDD、グランドGNDに接続されている。 【0021】アナログ回路32は、微小な入力信号をデ ジタル信号に変換する高感度のフロントエンド部であ り、例えば、光通信用ICおける光受信回路であった り、信号処理用ICにおけるアナログ/ディジタル変換 回路に相当する。ディジタル回路は、アナログ回路から の供給される信号を処理して外部に出力する。なお、図 30 中では簡略化のためにアナログ回路32とディジタル回 路34の接続関係は省略している。

> 【0022】基板雑音除去回路38は、アナログ回路3 2の基準電位を供給され、この基準電位に基づいて出力 端子が接続された半導体基板の基板抵抗36a,36b の接続点であるA点における電位をフィードバック制御 する。これにより、アナログ回路32での基板雑音が少 なくなるように、半導体基板のA点の電位が制御され る。このため、制御される半導体基板のA点はディジタ ル回路34に近い位置が好ましい。

【0023】図6は、基板雑音除去回路38の第1実施 例の回路構成図を示す。同図中、図5と同一部分には同 一符号を付す。図6において、基板雑音除去回路38内 のバイアス回路40は、負電極をアナログ回路32の接 地端子32bに接続され、正電極を演算増幅器42の非 反転入力端子に接続されており、演算増幅器42の非反 転入力端子に所定電圧だけバイアスされた接地端子32 bの電位が供給される。演算増幅器42は、出力端子を 反転入力端子に接続されてボルテージフォロアを構成し ている。演算増幅器42の出力端子は、コンデンサ44 50 を介して基板抵抗36a,36bの接続点であるA点に

接続されている。

【0024】これにより、アナログ回路32の接地端子 32bの雑音が最小となるようフィードハック制御が行 われる。なお、クロストーク成分は高周波数のみで問題 となるため、演算増幅器42出力をコンデンサ44を用 いてA点に容量結合し、低周波数成分を遮断している。 なお、演算増幅器42に直流を駆動する能力があれば、 容量を削除して直流結合できることは言うまでもない。

【0025】図7は、基板雑音除去回路38の第2実施 例の回路構成図を示す。これは基準電位をアナログ回路 10 ける電位をフィードフォワード制御する。これにより、 32の電源端子32aから取った実施例である。同図 中、図6と同一部分には同一符号を付す。図7におい て、基板雑音除去回路38内のバイアス回路40は、正 電極をアナログ回路32の電源端子32aに接続され、 負電極を演算増幅器42の非反転入力端子に接続されて おり、演算増幅器42の非反転入力端子に所定電圧だけ バイアスされた接地端子32bの電位が供給される。演 算増幅器42は、出力端子を反転入力端子に接続されて ボルテージフォロアを構成している。演算増幅器42の 出力端子は、コンデンサ44を介して基板抵抗36a, 36bの接続点であるA点に接続されている。

【0026】これにより、アナログ回路32の電源端子 32aの雑音が最小となるようフィードハック制御が行 われる。電源VDDは、N型ウエルとP型半導体基板間 の接合容量によって、高周波的にグランドGNDと強く 結合しているため、図6の実施例と同様の効果が得られ る。

【0027】図8(A)は、図5に示すディジタル回路 34が端子37aから出力する信号波形を示し、図8

(B) はディジタル回路34の接地端子37bの電圧波 形を示す。また、図8(C)はアナログ回路32の入力 信号波形を示し、図8 (D) はアナログ回路32の出力 信号波形を示す。但し、アナログ回路32への影響を明 確にするため、ディジタル回路34のみ動作し、端子3 7 c からアナログ回路 3 2 に信号を入力してはいない。

【0028】図8(A)~(D)の本発明の波形を図2 (A) ~ (D) の従来の波形と比較すると、ディジタル 回路34の出力端子37a及び接地端子37bの雑音は 同じであるにも拘わらず、アナログ回路32へのクロス トークが大幅に低減されていることが明らかである。

【0029】図9は、本発明のアナログ回路とディジタ ル回路が混在する半導体集積回路の第2実施例の回路構 成図を示す。同図中、半導体集積回路50には、アナロ グ回路52とディジタル回路54とが混載されている。 このアナログ回路52とディジタル回路54間には半導 体基板による基板抵抗56a,56bが存在する。アナ ログ回路52の電源端子52a,接地端子52bは、パ ッケージやボンディングワイヤに相当するインダクタン ス成分L21, L22を介して電源VDD, グランドG 6

54a,接地端子54bは、パッケージやボンディング ワイヤに相当するインダクタンス成分L23,L24を 介して電源VDD、グランドGNDに接続されている。 アナログ回路52は、微小な入力信号をデジタル信号に 変換する高感度のフロントエンド部である。

【0030】基板雑音除去回路58は、アナログ回路5 2の基準電位とディジタル回路54の基準電位を供給さ れ、両基準電位に基づいて出力端子が接続された半導体 基板の基板抵抗56a,56bの接続点であるB点にお アナログ回路52での基板雑音が少なくなるように、半 導体基板のB点の電位が制御される。フィードバック制 御ではきめ細かい制御が可能であるものの高速化に限界 があり、フィードフォワード制御を用いることにより高 速制御が可能となる。

【0031】図10は、基板雑音除去回路58の第1実 施例の回路構成図を示す。同図中、図9と同一部分には 同一符号を付す。図10において、基板雑音除去回路5 8内のバイアス回路60の負電極はアナログ回路52の 20 接地端子52bに接続され、正電極は抵抗R2を介して 差動増幅器62の反転入力端子に接続され、バイアス回 路61の負電極はディジタル回路54の接地端子54b に接続され、正電極は抵抗R1を介して差動増幅器62 の非反転入力端子に接続されており、差動増幅器62の 反転入力端子及び非反転入力端子には所定電圧だけバイ アスされた接地端子52b,54bそれぞれの電位が供 給される。

【0032】また、差動増幅器62の反転入力端子は抵 抗R3を介して反転出力端子に接続され、非反転入力端 30 子は抵抗R4を介してアナログ回路52の接地端子52 bに接続され負帰還増幅回路を構成する。差動増幅器 6 2の非反転出力端子はコンデンサ64及び抵抗65を介 して基板抵抗56a, 56bの接続点であるB点に接続 されている。

【0033】これにより、ディジタル回路54の接地端 子54bにおける雑音の一定倍がB点の基板電位に加算 され、フィードフォワード制御が行われる。この場合の 基板への結合度は、差動増幅器62の利得と抵抗65の 抵抗値により決定され、半導体基板の減衰率、即ち基板 40 抵抗56a, 56bの抵抗値に応じて上記利得及び抵抗 値を設計する。

【0034】図11は、基板雑音除去回路58の第2実 施例の回路構成図を示す。同図中、図10と同一部分に は同一符号を付し、その説明を省略する。図11におい ては、抵抗R1~R4を削除して差動増幅器62がオー プンループで構成されている点が異なっている。差動増 幅器62の利得を充分安定に設計することにより、この ような簡略化が可能となる。また、差動増幅器62の非 反転出力端子とB点との間には、基板雑音除去回路58 NDに接続されており、ディジタル回路54の電源端子 50 の出力とB点の雑音との位相不整合を解消するために、

位相制御回路66を備えている。

【0035】図12(A)は、図9に示すディジタル回 路54が端子57aから出力する信号波形を示し、図1 2 (B) はディジタル回路54の接地端子57bの電圧 波形を示す。また、図12(C)はアナログ回路52の 入力信号波形を示し、図12(D)はアナログ回路52 の出力信号波形を示す。但し、アナログ回路52への影 響を明確にするため、ディジタル回路54のみ動作し、 端子57cからアナログ回路52に信号を入力してはい ない。

【0036】図12(A)~(D)の本発明の波形を図

2 (A) ~ (D) の従来の波形と比較すると、ディジタ ル回路54の出力端子57a及び接地端子57bの雑音 は同じであるにも拘わらず、アナログ回路52へのクロ ストークが大幅に低減されていることが明らかである。 【0037】図13は、本発明のアナログ回路とディジ タル回路が混在する半導体集積回路の第3実施例の回路 構成図を示す。同図中、図9と同一部分には同一符号を 付す。図13において、半導体集積回路50には、アナ ログ回路52とディジタル回路54とが混載されてい る。このアナログ回路52とディジタル回路54間には 半導体基板による基板抵抗56a,56bが存在する。 アナログ回路52の電源端子52a,接地端子52b は、パッケージやボンディングワイヤに相当するインダ クタンス成分L21, L22を介して電源VDD, グラ ンドGNDに接続されており、ディジタル回路54の電

源端子54a,接地端子54bは、パッケージやボンデ

ィングワイヤに相当するインダクタンス成分L23, L

24を介して電源VDD, グランドGNDに接続されて

いる。アナログ回路52は、微小な入力信号をデジタル

信号に変換する高感度のフロントエンド部である。

【0038】基板雑音除去回路58は、アナログ回路5 2の基準電位とディジタル回路54の基準電位を供給さ れ、両基準電位に基づいて出力端子が接続された半導体 基板の基板抵抗56a,56bの接続点であるB点にお ける電位をフィードフォワード制御する。結合度制御回 路68は、温度やアナログ回路の雑音等に応じて基板雑 音除去回路58出力のB点への結合度を制御する。即 ち、温度による基板抵抗等の変動を相殺するよう結合度

【0039】これにより、アナログ回路52での基板雑 音が少なくなるように、半導体基板のB点の電位が制御 される。基板への結合度が温度変動等により変化すると 正常な雑音除去が不可能となるが、結合度を動的に制御 することで、より安定に雑音を除去することが可能とな

【0040】図14は、基板雑音除去回路58及び結合 度制御回路68の第1実施例の回路構成図を示す。同図 中、図13と同一部分には同一符号を付す。図14にお いて、基板雑音除去回路58内のバイアス回路60の負

8

電極はアナログ回路52の接地端子52bに接続され、 正電極は抵抗R2を介して差動増幅器62の反転入力端 子に接続され、バイアス回路61の負電極はディジタル 回路54の接地端子54bに接続され、正電極は抵抗R 1を介して差動増幅器62の非反転入力端子に接続され ており、差動増幅器62の反転入力端子及び非反転入力 端子には所定電圧だけバイアスされた接地端子52b. 54bそれぞれの電位が供給される。

【0041】また、差動増幅器62の反転入力端子は抵 10 抗R3を介して反転出力端子に接続され、非反転入力端 子は抵抗R4を介してアナログ回路52の接地端子52 bに接続され、差動増幅器62の非反転出力端子はコン デンサ64及び可変抵抗69を介して基板抵抗56a, 56bの接続点であるB点に接続されている。

【0042】結合度制御回路68は、温度センサ70と コントローラ71とROM72から構成されている。温 度センサ70の検出温度がコントローラ71に供給さ れ、コントローラ71は検出温度に応じた制御データを ROM72から読み出して可変抵抗69の抵抗値を可変 制御して結合度を動的に制御する。可変抵抗69の抵抗 値は、例えばセレクタによりディジタル的に制御するこ とができるものであるが、この他にもFETを抵抗とし て使用し、FETのゲートバイアスを制御することでア ナログ的に制御することも可能である。これにより、デ ィジタル回路54の接地端子54bにおける雑音の一定 倍がB点の基板電位に加算され、フィードフォワード制 御が行われる。

【0043】上記実施例は、温度により基板抵抗等が変 化して結合度が変化するのを補償するために、温度を検 出して可変抵抗69の抵抗値を可変制御するものである が、温度の代わりに基板抵抗値を検出し、この基板抵抗 値に応じて可変抵抗69の抵抗値を可変制御する構成と しても良い。

【0044】図15は、基板雑音除去回路58及び結合 度制御回路68の第2実施例の回路構成図を示す。同図 中、図14と同一部分には同一符号を付し、その説明を 省略する。図15において、結合度制御回路68は、雑 音検出回路74とコントローラ75とROM76から構 成されている。雑音検出回路74はアナログ回路52の 40 出力信号に含まれるノイズのレベルを検出してコントロ ーラ71に供給する。コントローラ75は検出ノイズレ ベルに応じた制御データをROM76から読み出して可 変抵抗69の抵抗値を可変制御して結合度を動的に制御 する。即ち、検出ノイズレベルが大きい場合に結合度を 増大するよう制御し、基板雑音を低減する。

【0045】このように、アナログ回路52出力の雑音 を検出することにより、制御は複雑になるものの、擬似 的なフィードハック制御を行うことができ、きめ細かな 制御が可能となる。なお、アナログ回路52へのアナロ 50 グ信号入力中は、雑音検出が不可能であるため、例え

ば、電源立ち上げ後等に安定化を行って検出ノイズレベルに応じた制御データを読み出し、アナログ信号の入力中は上記制御データをホールドするとよい。

【0046】図16は、基板雑音除去回路58及び結合度制御回路68の第3実施例の回路構成図を示す。同図中、図14と同一部分には同一符号を付し、その説明を省略する。図16において、バイアス回路60の正電極は可変抵抗80を介して差動増幅器62の反転入力端子に接続され、バイアス回路61の正電極は可変抵抗82を介して差動増幅器62の非反転入力端子に接続されている。

【0047】また、差動増幅器62の反転入力端子は抵抗R3を介して反転出力端子に接続され、非反転入力端子は抵抗R4を介してアナログ回路52の接地端子52bに接続され、差動増幅器62の非反転出力端子はコンデンサ64及び抵抗65を介して基板抵抗56a,56bの接続点であるB点に接続されている。

【0048】結合度制御回路68は、温度センサ70とコントローラ77とアナログ変換回路78から構成されている。温度センサ70の検出温度がコントローラ77を介してアナログ変換回路78に供給され、アナログ変換回路78は検出温度をアナログの制御信号値に変換する。コントローラ77は、このアナログの制御信号値を可変抵抗80,82に供給し、可変抵抗80,82それぞれの抵抗値を可変制御することにより、結合度を動的に制御する。

【0049】図17は、本発明のアナログ回路とディジタル回路が混在する半導体集積回路の第4実施例の回路構成図を示す。同図中、図5と同一部分には同一符号を付す。図17において、高抵抗基板を用いた半導体集積 30回路90には、アナログ回路92とディジタル回路94とが混載されている。このアナログ回路92とディジタル回路94間には半導体基板による高抵抗の基板抵抗96a,96bが存在する。

【0050】アナログ回路92の電源端子92a,接地端子92bは、パッケージやボンディングワイヤに相当するインダクタンス成分L31,L32を介して電源VDD,グランドGNDに接続されており、ディジタル回路94の電源端子94a,接地端子94bは、パッケージやボンディングワイヤに相当するインダクタンス成分L33,L34を介して電源VDD,グランドGNDに接続されている。アナログ回路92は、微小な入力信号をデジタル信号に変換する高感度のフロントエンド部である。なお、図中では簡略化のためにアナログ回路92とディジタル回路94の接続関係は省略している。

【0051】基板雑音除去回路98は、図6または図7の基板雑音除去回路38と同様のものであり、アナログ回路92の基準電位(例えば所定電圧だけバイアスされた接地端子92b電位)を供給され、この基準電位に基づいて出力端子が接続された高抵抗の基板抵抗96a,

96bの接続点であるC点における電位をフィードバック制御する。これによって、アナログ回路92での基板雑音が少なくなるように、半導体基板のA点の電位が制御される。なお、基板雑音除去回路98の代わりに、図9に示す基板雑音除去回路58と同様のものを用いても良いことはもちろんである。

10

【0052】図18は、高抵抗基板を用いた半導体集積回路の第1実施例のデバイス構造を表す断面図を示す。同図中、高抵抗基板100として、例えばドーピングの10低減により、100[Ω・cm]以上の抵抗率としたP型の半導体基板を用いる。高抵抗基板上にはN型ウエル102A,102B内にP型ウエル104A,104Bが形成されて、トリプルウエル構造とされている。そして、N型ウエル102A及びP型ウエル104A内にアナログ回路92が形成され、N型ウエル102B及びP型ウエル104B内にディジタル回路94が形成される。

【0053】高抵抗基板100をMOSトランジスタの バルクとして使用すると、バルク電位が変動しやすくラ ッチアップが生じやすいため、トリプルウエル構造とす ることにより、N型ウエル102A,102B及びP型 ウエル104A,104Bの電位を安定化している。

【0054】図19は、高抵抗基板を用いた半導体集積回路の第2実施例のデバイス構造を表す断面図を示す。同図中、高抵抗基板110上に絶縁体膜112を形成し、その上にP型ウエル114A,114Bが形成され、P型ウエル114A,114B内にN型ウエル116A,116Bが形成されて、SOI(Siliconon Insulator)構造とされている。そして、P型ウエル114A及びN型ウエル116A内にアナログ回路92が形成され、P型ウエル114B及びN型ウエル116B内にディジタル回路94が形成される。この実施例では、SOI構造による高アイソレーション特性に加えて、高抵抗基板110を経由するクロストークの低減を見込むことができる。

【0055】図20は、高抵抗基板を用いた半導体集積回路の第3実施例のデバイス構造を表す断面図を示す。同図中、高抵抗基板120上に絶縁体膜122を形成し、その上にP型ウエル124A,N型ウエル126 A,P型ウエル124B,N型ウエル126 Bが形成されSOI構造とされている。そして、P型ウエル124A,N型ウエル126A内にアナログ回路92が形成され、P型ウエル124B,N型ウエル126B内にディジタル回路94が形成される。この実施例では、半導体層を薄くすることで、完全空乏型のMOSトランジスタを実現でき、SOI構造のMOSトランジスタとして理想的な特性を実現できる。

【0056】図21は、高抵抗基板を用いた半導体集積 回路の第4実施例のデバイス構造を表す断面図を示す。 50 同図中、高抵抗基板130上にN型ウエル132Aが形

成され、N型ウエル132A内にP型ウエル134Aが 形成されて、トリプルウエル構造とされている。これと 共に、高抵抗基板130上に絶縁体膜136を形成し、 その上にP型ウエル138B、N型ウエル140Bが形 成されSOI構造とされている。そして、P型ウエル1 32A, N型ウエル134A内にアナログ回路92が形 成され、P型ウエル138B, N型ウエル140B内に ディジタル回路94が形成される。

【0057】この実施例では、ディジタル回路94のみ 造として高抵抗基板130上に作成している。このよう な部分的なSOI構造は、例えばSIMOX (Sepa ration by Implanted Oxyge n) 的技術を適用することにより得られる。SOI構造 上のMOSトランジスタは特性のばらつきが大きくモデ ルも複雑であるために、高感度のアナログ回路92では 使用困難であるのに対し、上記構成ではアナログ回路9 2にトリプルウエル構造で通常のMOSトランジスタを 形成できるので、特性の向上を図ることができる。

【0058】なお、上記実施例では、ディジタル回路と アナログ回路が混在する半導体集積回路について述べた が、ディジタル回路とアナログ回路間のクロストークが 最も影響が大きいだけであり、デジタル回路のみ、アナ ログ回路のみの半導体集積回路についても同様の効果が 得られることは言うまでもなく、上記実施例に限定され

【0059】なお、ディジタル回路34が請求項記載の 第1の回路ブロックに対応し、アナログ回路32が第2 の回路ブロックに対応する。

【0060】(付記1) 複数の回路ブロックを1つの 半導体基板上に共通に形成した半導体集積回路におい て、雑音を発生する第1の回路ブロックのグランドまた は電源の雑音が、他の第2の回路ブロックに漏れ込むの を相殺するように半導体基板の電位を能動的に制御する 基板雑音除去回路を有することを特徴とする半導体集積 回路。(1)

(付記2) 請求項1記載の半導体集積回路において、 前記基板雑音除去回路は、前記第2の回路ブロックから の基準電位に基づいて前記半導体基板の電位をフィード バック制御することを特徴とする半導体集積回路。 (2)

(付記3) 請求項1記載の半導体集積回路において、 前記基板雑音除去回路は、前記第1の回路ブロックから の第1の基準電位と前記第2の回路ブロックからの第2 の基準電位との誤差に基づいて前記半導体基板の電位を フィードフォワード制御することを特徴とする半導体集 積回路。(3)

請求項3記載の半導体集積回路において、 前記基板雑音除去回路の出力を前記半導体基板に供給す る結合度を制御する結合度制御回路を有することを特徴 50 【0068】請求項3に記載の発明は、基板雑音除去回

12

とする半導体集積回路。(4)

(付記5) 請求項1乃至4のいずれかに記載の半導体 集積回路において、前記半導体基板は、高抵抗基板であ ることを特徴とする半導体集積回路。(5)

(付記6) 請求項4記載の半導体集積回路において、 前記結合度制御回路は、温度センサを有し、前記温度セ ンサの検出温度に応じて前記結合度を制御することを特 徴とする半導体集積回路。

【0061】(付記7) 請求項4記載の半導体集積回 SOI構造とし、アナログ回路92はトリプルウエル構 10 路において、前記結合度制御回路は、前記第2の回路ブ ロックの出力に含まれる雑音を検出する雑音検出回路を 有し、前記雑音検出回路の検出値に応じて前記結合度を 制御することを特徴とする半導体集積回路。

> 【0062】(付記8) 付記5記載の半導体集積回路 において、前記半導体基板は、抵抗率が100 [Ω·c m]以上であることを特徴とする半導体集積回路。

【0063】(付記9) 付記5記載の半導体集積回路 において、前記半導体基板上に、トリプルウエル構造で 前記第1,第2の回路ブロックを構成したことを特徴と 20 する半導体集積回路。

【0064】(付記10) 付記5記載の半導体集積回 路において、前記半導体基板上に、SOI構造で前記第 1, 第2の回路ブロックを構成したことを特徴とする半 導体集積回路。

【0065】(付記11) 請求項1乃至10のいずれ かに記載の半導体集積回路において、前記第1の回路ブ ロックは、ディジタル回路であり、前記第2の回路ブロ ックは、アナログ回路であることを特徴とする半導体集 積回路。

[0066]

【発明の効果】上述の如く、請求項1に記載の発明は、 雑音を発生する第1の回路ブロックのグランドまたは電 源の雑音が、他の第2の回路ブロックに漏れ込むのを相 殺するように半導体基板の電位を能動的に制御する基板 雑音除去回路を有することにより、半導体基板を介した クロストークを低減することができる。即ち、第1の回 路ブロックのグランドまたは電源に発生した雑音を検知 し、それを相殺する成分で半導体基板の電位を能動的に 安定化することによって、第2の回路ブロックへのクロ 40 ストークを抑圧することができ、回路ブロック間の距離 を大きく取る必要がなく、チップ面積及びコストの増大 を生じることがない。

【0067】請求項2に記載の発明では、基板雑音除去 回路は、前記第2の回路ブロックからの基準電位に基づ いて前記半導体基板の電位をフィードバック制御するこ とにより、雑音を発生する第1の回路ブロックのグラン ドまたは電源の雑音が、他の第2の回路ブロックに漏れ 込むのを相殺するように半導体基板の電位を能動的に制 御することが可能となる。

14

路は、前記第1の回路ブロックからの第1の基準電位と 前記第2の回路ブロックからの第2の基準電位との誤差 に基づいて前記半導体基板の電位をフィードフォワード 制御することにより、雑音を発生する第1の回路ブロッ クのグランドまたは電源の雑音が、他の第2の回路ブロ ックに漏れ込むのを相殺するように半導体基板の電位を 能動的に制御することが可能となる。

【0069】請求項4に記載の発明は、基板雑音除去回 路の出力を前記半導体基板に供給する結合度を制御する 応して結合度を能動的に制御してクロストークを低減す ることができる。

【0070】請求項5に記載の発明では、半導体基板 を、高抵抗基板とすることにより、更にクロストークを 低減することができる。

【0071】付記6に記載の発明では、結合度制御回路 は、温度センサを有し、前記温度センサの検出温度に応 じて前記結合度を制御することにより、温度変動による 結合度の変化に対応して結合度を能動的に制御できる。

【0072】付記7に記載の発明では、結合度制御回路 20 る。 は、前記第2の回路ブロックの出力に含まれる雑音を検 出する雑音検出回路を有し、前記雑音検出回路の検出値 に応じて前記結合度を制御することにより、雑音によっ て結合度の変化を検出し、これに対応して結合度を能動 的に制御できる。

【0073】付記11に記載の発明では、第1の回路ブ ロックは、ディジタル回路であり、第2の回路ブロック は、アナログ回路であることにより、アナログ回路とデ ィジタル回路間の距離を大きく取る必要がなく、チップ 面積及びコストの増大が生じることがなく、容易にアナ 30 30 半導体集積回路 ログ回路とディジタル回路が混在する半導体集積回路を 実現することができる。

【図面の簡単な説明】

【図1】従来のアナログ・デジタル混在の半導体集積回 路の一例の回路構成図である。

【図2】図1の回路各部の信号波形図である。

【図3】CMOS半導体集積回路のデバイス構造を表す 断面図である。

【図4】図3の等価回路図である。

【図5】本発明のアナログ回路とディジタル回路が混在 40 58 基板雑音除去回路 する半導体集積回路の第1実施例の回路構成図である。

【図6】基板雑音除去回路38の第1実施例の回路構成

【図7】基板雑音除去回路38の第2実施例の回路構成 図である。

【図8】図5の回路各部の信号波形図である。

【図9】本発明のアナログ回路とディジタル回路が混在 する半導体集積回路の第2実施例の回路構成図である。

【図10】基板雑音除去回路58の第1実施例の回路構 成図である。

【図11】基板雑音除去回路58の第2実施例の回路構 成図である。

【図12】図9の回路各部の信号波形図である。

【図13】本発明のアナログ回路とディジタル回路が混 結合度制御回路を有することにより、結合度の変化に対 10 在する半導体集積回路の第3実施例の回路構成図であ る。

> 【図14】基板雑音除去回路58及び結合度制御回路6 8の第1実施例の回路構成図である。

> 【図15】基板雑音除去回路58及び結合度制御回路6 8の第2実施例の回路構成図である。

> 【図16】基板雑音除去回路58及び結合度制御回路6 8の第3実施例の回路構成図である。

【図17】本発明のアナログ回路とディジタル回路が混 在する半導体集積回路の第4実施例の回路構成図であ

【図18】高抵抗基板を用いた半導体集積回路の第1実 施例のデバイス構造を表す断面図である。

【図19】高抵抗基板を用いた半導体集積回路の第2実 施例のデバイス構造を表す断面図である。

【図20】高抵抗基板を用いた半導体集積回路の第3実 施例のデバイス構造を表す断面図である。

【図21】高抵抗基板を用いた半導体集積回路の第4実 施例のデバイス構造を表す断面図である。

【符号の説明】

32 アナログ回路

32a, 34a 電源端子

32b, 34b 接地端子

34 ディジタル回路

36a, 36b 基板抵抗

38 基板雑音除去回路

40 バイアス回路

42 演算増幅器

44,64 コンデンサ

62 差動増幅器


6 5 抵抗

68 結合度制御回路

74 雑音検出回路


【図1】

従来のアナログ・ディジタル混在の半導体集積回路の一例の回路構成图




【図5】

本発明のアナログ回路とディジタル回路が混在する 半導体集積同路の第1定権例の同路権成関




【図2】

図1の回路各部の信号波形図




【図14】

基板雑音除去回路58及び結合度制御回路68の 第1実施例の回路構成図




【図 á】

CMOS半導体集積回路のデバイス構造を表す断面図




【図 6 】 基板雑音除去回路38の第1実施例の回路構成図




【図4】

図3の等価回路図




【図7】

基板雑音除去回路38の第2実施例の回路構成図




【図8】

図5の回路各部の信号波形図




【図9】

本発明のアナログ回路とディジタル回路が混在する 半導体集積回路の第2実施例の回路構成図




【図10】

基板雑音除去回路58の第1実施例の回路構成図




【図11】 基板雑音除去回路58の第2実施例の回路構成図




本発明のアナログ回路とディジタル回路が混在する

【図13】




【図12】

図9の回路各部の信号波形図




【図15】

基板雑音除去回路58及び結合度制御回路68の 第2実施例の回路構成図




【図16】

基板棘音除去回路58及び結合度制御回路68の 第3実施例の回路構成図




【図18】

高抵抗基板を用いた半導体集積回路の



[図17]


本発明のアナログ回路とディジタル回路が混在する 半導体集積回路の第4実施例の回路構成図



[図19]

È

【図20】



【図21】

高抵抗基板を用いた半導体集積回路の 第4字施伽のデバイス構造を表す断節図

